臺(tái)積電表示2nm工藝將于2025年末進(jìn)入量產(chǎn) 將使用GAA技術(shù)

近期傳出臺(tái)積電（TSMC）在3nm工藝開(kāi)發(fā)上取得突破，第二版3nm制程的N3B會(huì)在今年8月份率先投片，第三版3nm制程的N3E的量產(chǎn)時(shí)間可能由原來(lái)的2023年下半年提前到2023年第二季度。去年臺(tái)積電總裁魏哲家曾表示，N3制程節(jié)點(diǎn)仍使用FinFET晶體管的結(jié)構(gòu)，推出的時(shí)候?qū)⒊蔀闃I(yè)界最先進(jìn)的PPA和晶體管技術(shù)，同時(shí)也會(huì)是臺(tái)積電另一個(gè)大規(guī)模量產(chǎn)且持久的制程節(jié)點(diǎn)。

在實(shí)現(xiàn)3nm工藝上的突破后，臺(tái)積電似乎對(duì)2nm工藝變得更加有信心。據(jù)TomsHardware報(bào)道，本周臺(tái)積電總裁魏哲家證實(shí)，N2制程節(jié)點(diǎn)將如預(yù)期那樣使用Gate-all-around FETs（GAAFET）晶體管，，制造的過(guò)程仍依賴于現(xiàn)有的極紫外（EUV）光刻技術(shù)。預(yù)計(jì)臺(tái)積電在2024年末將做好風(fēng)險(xiǎn)生產(chǎn)的準(zhǔn)備，并在2025年末進(jìn)入大批量生產(chǎn)，客戶在2026年就能收到首批2nm芯片。

魏哲家認(rèn)為，臺(tái)積電N2制程節(jié)點(diǎn)在研發(fā)上已走上正軌，無(wú)論晶體管結(jié)構(gòu)和工藝進(jìn)度都達(dá)到了預(yù)期。

隨著晶體管變得越來(lái)越細(xì)小，臺(tái)積電采用新工藝技術(shù)上的速度也變慢了，以往大概每?jī)赡昃蜁?huì)進(jìn)入一個(gè)新的制程節(jié)點(diǎn)，現(xiàn)在則要等更長(zhǎng)的時(shí)間。N2制程節(jié)點(diǎn)的時(shí)間表一直都不太確定，臺(tái)積電在2020年首次確認(rèn)了該項(xiàng)工藝的研發(fā)，根據(jù)過(guò)往信息，2022年初開(kāi)始建設(shè)配套的晶圓廠，預(yù)計(jì)2023年中期完成建筑框架，2024年下半年安裝生產(chǎn)設(shè)備。